Ingenieros Peruanos Desarrollan un Chip Open-Source

El diseño de circuitos integrados es una de las principales áreas tecnológicas en ciencias e ingeniería que ha permitido el gran desarrollo de la electrónica en las ultimas décadas. Los fabricantes de circuitos integrados o chips desarrollan múltiples tecnologías, las cuales se hacen disponibles a empresas de diseño de circuitos integrados a través de kits de diseño de proceso (process design kit, PDK) para que puedan diseñar estos chips usando sus tecnologías. Estos PDKs son muy protegidos, y son solamente compartidos a través de acuerdos legales de no divulgación. Así, se tiene una barrera que limita el acceso a PDKs para el diseño de circuitos integrados. Esta barrera crece más al tomar en consideración que las herramientas comerciales de diseño asistido por computadora son sumamente caras.

Recientemente, el diseño de circuitos integrados open-source (libres) ha ganado bastante interés debido al lanzamiento de los primeros PDKs libres, al continuo desarrollo de herramientas de diseño libres, y al potencial del desarrollo de circuitos integrados en un entorno libre con soporte de la misma comunidad de diseñadores. Circuitos básicos para caracterizar y continuar el desarrollo de estos PDKs libres han sido diseñados en los últimos años; la comunidad de diseñadores con tecnología libre ha empezado a incrementar significativamente.

En este entorno, un equipo de ingenieros PUCP ha diseñado y mandado a fabricar el primer chip open-source peruano. Este chip es una unidad de manejo de potencia (power management unit) que será utilizado como parte de un circuito integrado de aplicación especifica o ASIC (application-specific integrated circuit) para aplicaciones de sensado y modulación de senales neuronales. Este ASIC libre será parte de un implante neuronal, el cual es un dispositivo que permite la interacción directa con el cerebro utilizando arreglos de electrodos para sensado y estimulación eléctrica. Este dispositivo será utilizado para investigaciones en neurociencia, ingeniería neuronal, y diseño de implantes neuronales.

El chip de unidad de manejo de potencia recibe como señal de entrada un voltaje de alimentación entre 1.4 V y 3.3 V, y genera dos voltajes regulados independientes de 1.2 V y 1.0 V para energizar los circuitos analógicos y digitales del futuro ASIC, respectivamente. El chip consiste de dos reguladores lineales y dos circuitos de voltaje de referencia (bandgap voltage reference). El regulador lineal consiste de un transistor conectado entre la entrada y la salida, el cual regula el voltaje a través de un lazo de realimentación negativa implementado con un amplificador operacional. El circuito de voltaje de referencia consiste de una topología que genera corrientes eléctricas independientes de la temperatura y proporcionales a propiedades intrínsecas del Silicio. Este chip se ha diseñado en latecnología libre de 130 nm de IHP(The Leibniz Institute for High Performance Microelectronics) con su programa Open-Silicon-MPW. El chip tiene un tamaño de 1.5 mm x 0.8 mm. La Figura 1 muestra el diagrama esquemático simplificado del chip y la Figura 2 la imagen del layout del chip. Más detalles del chip se encuentran enGitHub.

Entre los participantes del equipo peruano están:

• Manuel Monge – Fundador y Director de OpenIC, US; Profesor de la Sección de Electricidad y Electrónica PUCP, Perú, y asesor de Tesis en Electrónica.
• Julio Saldaña – Profesor de la Sección de Electricidad y Electrónica PUCP, Perú, y asesor de Tesis en Electrónica.
• Massimo Bruschi – Estudiante de 9no Ciclo de Ingeniería Electrónica PUCP, Perú.

Agradecimientos

• Instituto para Microelectrónica de Alto Desempeño de Leibniz (The Leibniz Institute for High Performance Microelectronics) – por el acceso al programa Open-Silicon-MPW.
• Soporte financiero por parte de OpenIC.